release/EM_CMSIS_3.20.6/Device/SiliconLabs/EFM32GG/Include/efm32gg_emu.h

Go to the documentation of this file.
00001 /**************************************************************************/
00032 /**************************************************************************/
00037 typedef struct
00038 {
00039   __IO uint32_t CTRL;          
00040   __IO uint32_t MEMCTRL;       
00041   __IO uint32_t LOCK;          
00043   uint32_t      RESERVED0[6];  
00044   __IO uint32_t AUXCTRL;       
00046   uint32_t      RESERVED1[1];  
00047   __IO uint32_t EM4CONF;       
00048   __IO uint32_t BUCTRL;        
00049   __IO uint32_t PWRCONF;       
00050   __IO uint32_t BUINACT;       
00051   __IO uint32_t BUACT;         
00052   __I uint32_t  STATUS;        
00053   __IO uint32_t ROUTE;         
00054   __I uint32_t  IF;            
00055   __IO uint32_t IFS;           
00056   __IO uint32_t IFC;           
00057   __IO uint32_t IEN;           
00058   __IO uint32_t BUBODBUVINCAL; 
00059   __IO uint32_t BUBODUNREGCAL; 
00060 } EMU_TypeDef;                 
00062 /**************************************************************************/
00067 /* Bit fields for EMU CTRL */
00068 #define _EMU_CTRL_RESETVALUE                 0x00000000UL                      
00069 #define _EMU_CTRL_MASK                       0x0000000FUL                      
00070 #define EMU_CTRL_EMVREG                      (0x1UL << 0)                      
00071 #define _EMU_CTRL_EMVREG_SHIFT               0                                 
00072 #define _EMU_CTRL_EMVREG_MASK                0x1UL                             
00073 #define _EMU_CTRL_EMVREG_DEFAULT             0x00000000UL                      
00074 #define _EMU_CTRL_EMVREG_REDUCED             0x00000000UL                      
00075 #define _EMU_CTRL_EMVREG_FULL                0x00000001UL                      
00076 #define EMU_CTRL_EMVREG_DEFAULT              (_EMU_CTRL_EMVREG_DEFAULT << 0)   
00077 #define EMU_CTRL_EMVREG_REDUCED              (_EMU_CTRL_EMVREG_REDUCED << 0)   
00078 #define EMU_CTRL_EMVREG_FULL                 (_EMU_CTRL_EMVREG_FULL << 0)      
00079 #define EMU_CTRL_EM2BLOCK                    (0x1UL << 1)                      
00080 #define _EMU_CTRL_EM2BLOCK_SHIFT             1                                 
00081 #define _EMU_CTRL_EM2BLOCK_MASK              0x2UL                             
00082 #define _EMU_CTRL_EM2BLOCK_DEFAULT           0x00000000UL                      
00083 #define EMU_CTRL_EM2BLOCK_DEFAULT            (_EMU_CTRL_EM2BLOCK_DEFAULT << 1) 
00084 #define _EMU_CTRL_EM4CTRL_SHIFT              2                                 
00085 #define _EMU_CTRL_EM4CTRL_MASK               0xCUL                             
00086 #define _EMU_CTRL_EM4CTRL_DEFAULT            0x00000000UL                      
00087 #define EMU_CTRL_EM4CTRL_DEFAULT             (_EMU_CTRL_EM4CTRL_DEFAULT << 2)  
00089 /* Bit fields for EMU MEMCTRL */
00090 #define _EMU_MEMCTRL_RESETVALUE              0x00000000UL                          
00091 #define _EMU_MEMCTRL_MASK                    0x00000007UL                          
00092 #define _EMU_MEMCTRL_POWERDOWN_SHIFT         0                                     
00093 #define _EMU_MEMCTRL_POWERDOWN_MASK          0x7UL                                 
00094 #define _EMU_MEMCTRL_POWERDOWN_DEFAULT       0x00000000UL                          
00095 #define _EMU_MEMCTRL_POWERDOWN_BLK3          0x00000004UL                          
00096 #define _EMU_MEMCTRL_POWERDOWN_BLK23         0x00000006UL                          
00097 #define _EMU_MEMCTRL_POWERDOWN_BLK123        0x00000007UL                          
00098 #define EMU_MEMCTRL_POWERDOWN_DEFAULT        (_EMU_MEMCTRL_POWERDOWN_DEFAULT << 0) 
00099 #define EMU_MEMCTRL_POWERDOWN_BLK3           (_EMU_MEMCTRL_POWERDOWN_BLK3 << 0)    
00100 #define EMU_MEMCTRL_POWERDOWN_BLK23          (_EMU_MEMCTRL_POWERDOWN_BLK23 << 0)   
00101 #define EMU_MEMCTRL_POWERDOWN_BLK123         (_EMU_MEMCTRL_POWERDOWN_BLK123 << 0)  
00103 /* Bit fields for EMU LOCK */
00104 #define _EMU_LOCK_RESETVALUE                 0x00000000UL                      
00105 #define _EMU_LOCK_MASK                       0x0000FFFFUL                      
00106 #define _EMU_LOCK_LOCKKEY_SHIFT              0                                 
00107 #define _EMU_LOCK_LOCKKEY_MASK               0xFFFFUL                          
00108 #define _EMU_LOCK_LOCKKEY_DEFAULT            0x00000000UL                      
00109 #define _EMU_LOCK_LOCKKEY_LOCK               0x00000000UL                      
00110 #define _EMU_LOCK_LOCKKEY_UNLOCKED           0x00000000UL                      
00111 #define _EMU_LOCK_LOCKKEY_LOCKED             0x00000001UL                      
00112 #define _EMU_LOCK_LOCKKEY_UNLOCK             0x0000ADE8UL                      
00113 #define EMU_LOCK_LOCKKEY_DEFAULT             (_EMU_LOCK_LOCKKEY_DEFAULT << 0)  
00114 #define EMU_LOCK_LOCKKEY_LOCK                (_EMU_LOCK_LOCKKEY_LOCK << 0)     
00115 #define EMU_LOCK_LOCKKEY_UNLOCKED            (_EMU_LOCK_LOCKKEY_UNLOCKED << 0) 
00116 #define EMU_LOCK_LOCKKEY_LOCKED              (_EMU_LOCK_LOCKKEY_LOCKED << 0)   
00117 #define EMU_LOCK_LOCKKEY_UNLOCK              (_EMU_LOCK_LOCKKEY_UNLOCK << 0)   
00119 /* Bit fields for EMU AUXCTRL */
00120 #define _EMU_AUXCTRL_RESETVALUE              0x00000000UL                             
00121 #define _EMU_AUXCTRL_MASK                    0x00000101UL                             
00122 #define EMU_AUXCTRL_HRCCLR                   (0x1UL << 0)                             
00123 #define _EMU_AUXCTRL_HRCCLR_SHIFT            0                                        
00124 #define _EMU_AUXCTRL_HRCCLR_MASK             0x1UL                                    
00125 #define _EMU_AUXCTRL_HRCCLR_DEFAULT          0x00000000UL                             
00126 #define EMU_AUXCTRL_HRCCLR_DEFAULT           (_EMU_AUXCTRL_HRCCLR_DEFAULT << 0)       
00127 #define EMU_AUXCTRL_REDLFXOBOOST             (0x1UL << 8)                             
00128 #define _EMU_AUXCTRL_REDLFXOBOOST_SHIFT      8                                        
00129 #define _EMU_AUXCTRL_REDLFXOBOOST_MASK       0x100UL                                  
00130 #define _EMU_AUXCTRL_REDLFXOBOOST_DEFAULT    0x00000000UL                             
00131 #define EMU_AUXCTRL_REDLFXOBOOST_DEFAULT     (_EMU_AUXCTRL_REDLFXOBOOST_DEFAULT << 8) 
00133 /* Bit fields for EMU EM4CONF */
00134 #define _EMU_EM4CONF_RESETVALUE              0x00000000UL                            
00135 #define _EMU_EM4CONF_MASK                    0x0001001FUL                            
00136 #define EMU_EM4CONF_VREGEN                   (0x1UL << 0)                            
00137 #define _EMU_EM4CONF_VREGEN_SHIFT            0                                       
00138 #define _EMU_EM4CONF_VREGEN_MASK             0x1UL                                   
00139 #define _EMU_EM4CONF_VREGEN_DEFAULT          0x00000000UL                            
00140 #define EMU_EM4CONF_VREGEN_DEFAULT           (_EMU_EM4CONF_VREGEN_DEFAULT << 0)      
00141 #define EMU_EM4CONF_BURTCWU                  (0x1UL << 1)                            
00142 #define _EMU_EM4CONF_BURTCWU_SHIFT           1                                       
00143 #define _EMU_EM4CONF_BURTCWU_MASK            0x2UL                                   
00144 #define _EMU_EM4CONF_BURTCWU_DEFAULT         0x00000000UL                            
00145 #define EMU_EM4CONF_BURTCWU_DEFAULT          (_EMU_EM4CONF_BURTCWU_DEFAULT << 1)     
00146 #define _EMU_EM4CONF_OSC_SHIFT               2                                       
00147 #define _EMU_EM4CONF_OSC_MASK                0xCUL                                   
00148 #define _EMU_EM4CONF_OSC_DEFAULT             0x00000000UL                            
00149 #define _EMU_EM4CONF_OSC_ULFRCO              0x00000000UL                            
00150 #define _EMU_EM4CONF_OSC_LFRCO               0x00000001UL                            
00151 #define _EMU_EM4CONF_OSC_LFXO                0x00000002UL                            
00152 #define EMU_EM4CONF_OSC_DEFAULT              (_EMU_EM4CONF_OSC_DEFAULT << 2)         
00153 #define EMU_EM4CONF_OSC_ULFRCO               (_EMU_EM4CONF_OSC_ULFRCO << 2)          
00154 #define EMU_EM4CONF_OSC_LFRCO                (_EMU_EM4CONF_OSC_LFRCO << 2)           
00155 #define EMU_EM4CONF_OSC_LFXO                 (_EMU_EM4CONF_OSC_LFXO << 2)            
00156 #define EMU_EM4CONF_BUBODRSTDIS              (0x1UL << 4)                            
00157 #define _EMU_EM4CONF_BUBODRSTDIS_SHIFT       4                                       
00158 #define _EMU_EM4CONF_BUBODRSTDIS_MASK        0x10UL                                  
00159 #define _EMU_EM4CONF_BUBODRSTDIS_DEFAULT     0x00000000UL                            
00160 #define EMU_EM4CONF_BUBODRSTDIS_DEFAULT      (_EMU_EM4CONF_BUBODRSTDIS_DEFAULT << 4) 
00161 #define EMU_EM4CONF_LOCKCONF                 (0x1UL << 16)                           
00162 #define _EMU_EM4CONF_LOCKCONF_SHIFT          16                                      
00163 #define _EMU_EM4CONF_LOCKCONF_MASK           0x10000UL                               
00164 #define _EMU_EM4CONF_LOCKCONF_DEFAULT        0x00000000UL                            
00165 #define EMU_EM4CONF_LOCKCONF_DEFAULT         (_EMU_EM4CONF_LOCKCONF_DEFAULT << 16)   
00167 /* Bit fields for EMU BUCTRL */
00168 #define _EMU_BUCTRL_RESETVALUE               0x00000000UL                      
00169 #define _EMU_BUCTRL_MASK                     0x00000067UL                      
00170 #define EMU_BUCTRL_EN                        (0x1UL << 0)                      
00171 #define _EMU_BUCTRL_EN_SHIFT                 0                                 
00172 #define _EMU_BUCTRL_EN_MASK                  0x1UL                             
00173 #define _EMU_BUCTRL_EN_DEFAULT               0x00000000UL                      
00174 #define EMU_BUCTRL_EN_DEFAULT                (_EMU_BUCTRL_EN_DEFAULT << 0)     
00175 #define EMU_BUCTRL_STATEN                    (0x1UL << 1)                      
00176 #define _EMU_BUCTRL_STATEN_SHIFT             1                                 
00177 #define _EMU_BUCTRL_STATEN_MASK              0x2UL                             
00178 #define _EMU_BUCTRL_STATEN_DEFAULT           0x00000000UL                      
00179 #define EMU_BUCTRL_STATEN_DEFAULT            (_EMU_BUCTRL_STATEN_DEFAULT << 1) 
00180 #define EMU_BUCTRL_BODCAL                    (0x1UL << 2)                      
00181 #define _EMU_BUCTRL_BODCAL_SHIFT             2                                 
00182 #define _EMU_BUCTRL_BODCAL_MASK              0x4UL                             
00183 #define _EMU_BUCTRL_BODCAL_DEFAULT           0x00000000UL                      
00184 #define EMU_BUCTRL_BODCAL_DEFAULT            (_EMU_BUCTRL_BODCAL_DEFAULT << 2) 
00185 #define _EMU_BUCTRL_PROBE_SHIFT              5                                 
00186 #define _EMU_BUCTRL_PROBE_MASK               0x60UL                            
00187 #define _EMU_BUCTRL_PROBE_DEFAULT            0x00000000UL                      
00188 #define _EMU_BUCTRL_PROBE_DISABLE            0x00000000UL                      
00189 #define _EMU_BUCTRL_PROBE_VDDDREG            0x00000001UL                      
00190 #define _EMU_BUCTRL_PROBE_BUIN               0x00000002UL                      
00191 #define _EMU_BUCTRL_PROBE_BUOUT              0x00000003UL                      
00192 #define EMU_BUCTRL_PROBE_DEFAULT             (_EMU_BUCTRL_PROBE_DEFAULT << 5)  
00193 #define EMU_BUCTRL_PROBE_DISABLE             (_EMU_BUCTRL_PROBE_DISABLE << 5)  
00194 #define EMU_BUCTRL_PROBE_VDDDREG             (_EMU_BUCTRL_PROBE_VDDDREG << 5)  
00195 #define EMU_BUCTRL_PROBE_BUIN                (_EMU_BUCTRL_PROBE_BUIN << 5)     
00196 #define EMU_BUCTRL_PROBE_BUOUT               (_EMU_BUCTRL_PROBE_BUOUT << 5)    
00198 /* Bit fields for EMU PWRCONF */
00199 #define _EMU_PWRCONF_RESETVALUE              0x00000000UL                           
00200 #define _EMU_PWRCONF_MASK                    0x0000001FUL                           
00201 #define EMU_PWRCONF_VOUTWEAK                 (0x1UL << 0)                           
00202 #define _EMU_PWRCONF_VOUTWEAK_SHIFT          0                                      
00203 #define _EMU_PWRCONF_VOUTWEAK_MASK           0x1UL                                  
00204 #define _EMU_PWRCONF_VOUTWEAK_DEFAULT        0x00000000UL                           
00205 #define EMU_PWRCONF_VOUTWEAK_DEFAULT         (_EMU_PWRCONF_VOUTWEAK_DEFAULT << 0)   
00206 #define EMU_PWRCONF_VOUTMED                  (0x1UL << 1)                           
00207 #define _EMU_PWRCONF_VOUTMED_SHIFT           1                                      
00208 #define _EMU_PWRCONF_VOUTMED_MASK            0x2UL                                  
00209 #define _EMU_PWRCONF_VOUTMED_DEFAULT         0x00000000UL                           
00210 #define EMU_PWRCONF_VOUTMED_DEFAULT          (_EMU_PWRCONF_VOUTMED_DEFAULT << 1)    
00211 #define EMU_PWRCONF_VOUTSTRONG               (0x1UL << 2)                           
00212 #define _EMU_PWRCONF_VOUTSTRONG_SHIFT        2                                      
00213 #define _EMU_PWRCONF_VOUTSTRONG_MASK         0x4UL                                  
00214 #define _EMU_PWRCONF_VOUTSTRONG_DEFAULT      0x00000000UL                           
00215 #define EMU_PWRCONF_VOUTSTRONG_DEFAULT       (_EMU_PWRCONF_VOUTSTRONG_DEFAULT << 2) 
00216 #define _EMU_PWRCONF_PWRRES_SHIFT            3                                      
00217 #define _EMU_PWRCONF_PWRRES_MASK             0x18UL                                 
00218 #define _EMU_PWRCONF_PWRRES_DEFAULT          0x00000000UL                           
00219 #define _EMU_PWRCONF_PWRRES_RES0             0x00000000UL                           
00220 #define _EMU_PWRCONF_PWRRES_RES1             0x00000001UL                           
00221 #define _EMU_PWRCONF_PWRRES_RES2             0x00000002UL                           
00222 #define _EMU_PWRCONF_PWRRES_RES3             0x00000003UL                           
00223 #define EMU_PWRCONF_PWRRES_DEFAULT           (_EMU_PWRCONF_PWRRES_DEFAULT << 3)     
00224 #define EMU_PWRCONF_PWRRES_RES0              (_EMU_PWRCONF_PWRRES_RES0 << 3)        
00225 #define EMU_PWRCONF_PWRRES_RES1              (_EMU_PWRCONF_PWRRES_RES1 << 3)        
00226 #define EMU_PWRCONF_PWRRES_RES2              (_EMU_PWRCONF_PWRRES_RES2 << 3)        
00227 #define EMU_PWRCONF_PWRRES_RES3              (_EMU_PWRCONF_PWRRES_RES3 << 3)        
00229 /* Bit fields for EMU BUINACT */
00230 #define _EMU_BUINACT_RESETVALUE              0x0000000BUL                          
00231 #define _EMU_BUINACT_MASK                    0x0000007FUL                          
00232 #define _EMU_BUINACT_BUENTHRES_SHIFT         0                                     
00233 #define _EMU_BUINACT_BUENTHRES_MASK          0x7UL                                 
00234 #define _EMU_BUINACT_BUENTHRES_DEFAULT       0x00000003UL                          
00235 #define EMU_BUINACT_BUENTHRES_DEFAULT        (_EMU_BUINACT_BUENTHRES_DEFAULT << 0) 
00236 #define _EMU_BUINACT_BUENRANGE_SHIFT         3                                     
00237 #define _EMU_BUINACT_BUENRANGE_MASK          0x18UL                                
00238 #define _EMU_BUINACT_BUENRANGE_DEFAULT       0x00000001UL                          
00239 #define EMU_BUINACT_BUENRANGE_DEFAULT        (_EMU_BUINACT_BUENRANGE_DEFAULT << 3) 
00240 #define _EMU_BUINACT_PWRCON_SHIFT            5                                     
00241 #define _EMU_BUINACT_PWRCON_MASK             0x60UL                                
00242 #define _EMU_BUINACT_PWRCON_DEFAULT          0x00000000UL                          
00243 #define _EMU_BUINACT_PWRCON_NONE             0x00000000UL                          
00244 #define _EMU_BUINACT_PWRCON_BUMAIN           0x00000001UL                          
00245 #define _EMU_BUINACT_PWRCON_MAINBU           0x00000002UL                          
00246 #define _EMU_BUINACT_PWRCON_NODIODE          0x00000003UL                          
00247 #define EMU_BUINACT_PWRCON_DEFAULT           (_EMU_BUINACT_PWRCON_DEFAULT << 5)    
00248 #define EMU_BUINACT_PWRCON_NONE              (_EMU_BUINACT_PWRCON_NONE << 5)       
00249 #define EMU_BUINACT_PWRCON_BUMAIN            (_EMU_BUINACT_PWRCON_BUMAIN << 5)     
00250 #define EMU_BUINACT_PWRCON_MAINBU            (_EMU_BUINACT_PWRCON_MAINBU << 5)     
00251 #define EMU_BUINACT_PWRCON_NODIODE           (_EMU_BUINACT_PWRCON_NODIODE << 5)    
00253 /* Bit fields for EMU BUACT */
00254 #define _EMU_BUACT_RESETVALUE                0x0000000BUL                        
00255 #define _EMU_BUACT_MASK                      0x0000007FUL                        
00256 #define _EMU_BUACT_BUEXTHRES_SHIFT           0                                   
00257 #define _EMU_BUACT_BUEXTHRES_MASK            0x7UL                               
00258 #define _EMU_BUACT_BUEXTHRES_DEFAULT         0x00000003UL                        
00259 #define EMU_BUACT_BUEXTHRES_DEFAULT          (_EMU_BUACT_BUEXTHRES_DEFAULT << 0) 
00260 #define _EMU_BUACT_BUEXRANGE_SHIFT           3                                   
00261 #define _EMU_BUACT_BUEXRANGE_MASK            0x18UL                              
00262 #define _EMU_BUACT_BUEXRANGE_DEFAULT         0x00000001UL                        
00263 #define EMU_BUACT_BUEXRANGE_DEFAULT          (_EMU_BUACT_BUEXRANGE_DEFAULT << 3) 
00264 #define _EMU_BUACT_PWRCON_SHIFT              5                                   
00265 #define _EMU_BUACT_PWRCON_MASK               0x60UL                              
00266 #define _EMU_BUACT_PWRCON_DEFAULT            0x00000000UL                        
00267 #define _EMU_BUACT_PWRCON_NONE               0x00000000UL                        
00268 #define _EMU_BUACT_PWRCON_BUMAIN             0x00000001UL                        
00269 #define _EMU_BUACT_PWRCON_MAINBU             0x00000002UL                        
00270 #define _EMU_BUACT_PWRCON_NODIODE            0x00000003UL                        
00271 #define EMU_BUACT_PWRCON_DEFAULT             (_EMU_BUACT_PWRCON_DEFAULT << 5)    
00272 #define EMU_BUACT_PWRCON_NONE                (_EMU_BUACT_PWRCON_NONE << 5)       
00273 #define EMU_BUACT_PWRCON_BUMAIN              (_EMU_BUACT_PWRCON_BUMAIN << 5)     
00274 #define EMU_BUACT_PWRCON_MAINBU              (_EMU_BUACT_PWRCON_MAINBU << 5)     
00275 #define EMU_BUACT_PWRCON_NODIODE             (_EMU_BUACT_PWRCON_NODIODE << 5)    
00277 /* Bit fields for EMU STATUS */
00278 #define _EMU_STATUS_RESETVALUE               0x00000000UL                     
00279 #define _EMU_STATUS_MASK                     0x00000001UL                     
00280 #define EMU_STATUS_BURDY                     (0x1UL << 0)                     
00281 #define _EMU_STATUS_BURDY_SHIFT              0                                
00282 #define _EMU_STATUS_BURDY_MASK               0x1UL                            
00283 #define _EMU_STATUS_BURDY_DEFAULT            0x00000000UL                     
00284 #define EMU_STATUS_BURDY_DEFAULT             (_EMU_STATUS_BURDY_DEFAULT << 0) 
00286 /* Bit fields for EMU ROUTE */
00287 #define _EMU_ROUTE_RESETVALUE                0x00000001UL                       
00288 #define _EMU_ROUTE_MASK                      0x00000001UL                       
00289 #define EMU_ROUTE_BUVINPEN                   (0x1UL << 0)                       
00290 #define _EMU_ROUTE_BUVINPEN_SHIFT            0                                  
00291 #define _EMU_ROUTE_BUVINPEN_MASK             0x1UL                              
00292 #define _EMU_ROUTE_BUVINPEN_DEFAULT          0x00000001UL                       
00293 #define EMU_ROUTE_BUVINPEN_DEFAULT           (_EMU_ROUTE_BUVINPEN_DEFAULT << 0) 
00295 /* Bit fields for EMU IF */
00296 #define _EMU_IF_RESETVALUE                   0x00000000UL                 
00297 #define _EMU_IF_MASK                         0x00000001UL                 
00298 #define EMU_IF_BURDY                         (0x1UL << 0)                 
00299 #define _EMU_IF_BURDY_SHIFT                  0                            
00300 #define _EMU_IF_BURDY_MASK                   0x1UL                        
00301 #define _EMU_IF_BURDY_DEFAULT                0x00000000UL                 
00302 #define EMU_IF_BURDY_DEFAULT                 (_EMU_IF_BURDY_DEFAULT << 0) 
00304 /* Bit fields for EMU IFS */
00305 #define _EMU_IFS_RESETVALUE                  0x00000000UL                  
00306 #define _EMU_IFS_MASK                        0x00000001UL                  
00307 #define EMU_IFS_BURDY                        (0x1UL << 0)                  
00308 #define _EMU_IFS_BURDY_SHIFT                 0                             
00309 #define _EMU_IFS_BURDY_MASK                  0x1UL                         
00310 #define _EMU_IFS_BURDY_DEFAULT               0x00000000UL                  
00311 #define EMU_IFS_BURDY_DEFAULT                (_EMU_IFS_BURDY_DEFAULT << 0) 
00313 /* Bit fields for EMU IFC */
00314 #define _EMU_IFC_RESETVALUE                  0x00000000UL                  
00315 #define _EMU_IFC_MASK                        0x00000001UL                  
00316 #define EMU_IFC_BURDY                        (0x1UL << 0)                  
00317 #define _EMU_IFC_BURDY_SHIFT                 0                             
00318 #define _EMU_IFC_BURDY_MASK                  0x1UL                         
00319 #define _EMU_IFC_BURDY_DEFAULT               0x00000000UL                  
00320 #define EMU_IFC_BURDY_DEFAULT                (_EMU_IFC_BURDY_DEFAULT << 0) 
00322 /* Bit fields for EMU IEN */
00323 #define _EMU_IEN_RESETVALUE                  0x00000000UL                  
00324 #define _EMU_IEN_MASK                        0x00000001UL                  
00325 #define EMU_IEN_BURDY                        (0x1UL << 0)                  
00326 #define _EMU_IEN_BURDY_SHIFT                 0                             
00327 #define _EMU_IEN_BURDY_MASK                  0x1UL                         
00328 #define _EMU_IEN_BURDY_DEFAULT               0x00000000UL                  
00329 #define EMU_IEN_BURDY_DEFAULT                (_EMU_IEN_BURDY_DEFAULT << 0) 
00331 /* Bit fields for EMU BUBODBUVINCAL */
00332 #define _EMU_BUBODBUVINCAL_RESETVALUE        0x0000000BUL                            
00333 #define _EMU_BUBODBUVINCAL_MASK              0x0000001FUL                            
00334 #define _EMU_BUBODBUVINCAL_THRES_SHIFT       0                                       
00335 #define _EMU_BUBODBUVINCAL_THRES_MASK        0x7UL                                   
00336 #define _EMU_BUBODBUVINCAL_THRES_DEFAULT     0x00000003UL                            
00337 #define EMU_BUBODBUVINCAL_THRES_DEFAULT      (_EMU_BUBODBUVINCAL_THRES_DEFAULT << 0) 
00338 #define _EMU_BUBODBUVINCAL_RANGE_SHIFT       3                                       
00339 #define _EMU_BUBODBUVINCAL_RANGE_MASK        0x18UL                                  
00340 #define _EMU_BUBODBUVINCAL_RANGE_DEFAULT     0x00000001UL                            
00341 #define EMU_BUBODBUVINCAL_RANGE_DEFAULT      (_EMU_BUBODBUVINCAL_RANGE_DEFAULT << 3) 
00343 /* Bit fields for EMU BUBODUNREGCAL */
00344 #define _EMU_BUBODUNREGCAL_RESETVALUE        0x0000000BUL                            
00345 #define _EMU_BUBODUNREGCAL_MASK              0x0000001FUL                            
00346 #define _EMU_BUBODUNREGCAL_THRES_SHIFT       0                                       
00347 #define _EMU_BUBODUNREGCAL_THRES_MASK        0x7UL                                   
00348 #define _EMU_BUBODUNREGCAL_THRES_DEFAULT     0x00000003UL                            
00349 #define EMU_BUBODUNREGCAL_THRES_DEFAULT      (_EMU_BUBODUNREGCAL_THRES_DEFAULT << 0) 
00350 #define _EMU_BUBODUNREGCAL_RANGE_SHIFT       3                                       
00351 #define _EMU_BUBODUNREGCAL_RANGE_MASK        0x18UL                                  
00352 #define _EMU_BUBODUNREGCAL_RANGE_DEFAULT     0x00000001UL                            
00353 #define EMU_BUBODUNREGCAL_RANGE_DEFAULT      (_EMU_BUBODUNREGCAL_RANGE_DEFAULT << 3)