00001
00032
00037 typedef struct
00038 {
00039 __IO uint32_t CTRL;
00041 uint32_t RESERVED0[1];
00042 __IO uint32_t LOCK;
00044 uint32_t RESERVED1[6];
00045 __IO uint32_t AUXCTRL;
00047 uint32_t RESERVED2[1];
00048 __IO uint32_t EM4CONF;
00049 __IO uint32_t BUCTRL;
00050 __IO uint32_t PWRCONF;
00051 __IO uint32_t BUINACT;
00052 __IO uint32_t BUACT;
00053 __I uint32_t STATUS;
00054 __IO uint32_t ROUTE;
00055 __I uint32_t IF;
00056 __IO uint32_t IFS;
00057 __IO uint32_t IFC;
00058 __IO uint32_t IEN;
00059 __IO uint32_t BUBODBUVINCAL;
00060 __IO uint32_t BUBODUNREGCAL;
00061 } EMU_TypeDef;
00063
00068
00069 #define _EMU_CTRL_RESETVALUE 0x00000000UL
00070 #define _EMU_CTRL_MASK 0x0000000FUL
00071 #define EMU_CTRL_EMVREG (0x1UL << 0)
00072 #define _EMU_CTRL_EMVREG_SHIFT 0
00073 #define _EMU_CTRL_EMVREG_MASK 0x1UL
00074 #define _EMU_CTRL_EMVREG_DEFAULT 0x00000000UL
00075 #define _EMU_CTRL_EMVREG_REDUCED 0x00000000UL
00076 #define _EMU_CTRL_EMVREG_FULL 0x00000001UL
00077 #define EMU_CTRL_EMVREG_DEFAULT (_EMU_CTRL_EMVREG_DEFAULT << 0)
00078 #define EMU_CTRL_EMVREG_REDUCED (_EMU_CTRL_EMVREG_REDUCED << 0)
00079 #define EMU_CTRL_EMVREG_FULL (_EMU_CTRL_EMVREG_FULL << 0)
00080 #define EMU_CTRL_EM2BLOCK (0x1UL << 1)
00081 #define _EMU_CTRL_EM2BLOCK_SHIFT 1
00082 #define _EMU_CTRL_EM2BLOCK_MASK 0x2UL
00083 #define _EMU_CTRL_EM2BLOCK_DEFAULT 0x00000000UL
00084 #define EMU_CTRL_EM2BLOCK_DEFAULT (_EMU_CTRL_EM2BLOCK_DEFAULT << 1)
00085 #define _EMU_CTRL_EM4CTRL_SHIFT 2
00086 #define _EMU_CTRL_EM4CTRL_MASK 0xCUL
00087 #define _EMU_CTRL_EM4CTRL_DEFAULT 0x00000000UL
00088 #define EMU_CTRL_EM4CTRL_DEFAULT (_EMU_CTRL_EM4CTRL_DEFAULT << 2)
00090
00091 #define _EMU_LOCK_RESETVALUE 0x00000000UL
00092 #define _EMU_LOCK_MASK 0x0000FFFFUL
00093 #define _EMU_LOCK_LOCKKEY_SHIFT 0
00094 #define _EMU_LOCK_LOCKKEY_MASK 0xFFFFUL
00095 #define _EMU_LOCK_LOCKKEY_DEFAULT 0x00000000UL
00096 #define _EMU_LOCK_LOCKKEY_LOCK 0x00000000UL
00097 #define _EMU_LOCK_LOCKKEY_UNLOCKED 0x00000000UL
00098 #define _EMU_LOCK_LOCKKEY_LOCKED 0x00000001UL
00099 #define _EMU_LOCK_LOCKKEY_UNLOCK 0x0000ADE8UL
00100 #define EMU_LOCK_LOCKKEY_DEFAULT (_EMU_LOCK_LOCKKEY_DEFAULT << 0)
00101 #define EMU_LOCK_LOCKKEY_LOCK (_EMU_LOCK_LOCKKEY_LOCK << 0)
00102 #define EMU_LOCK_LOCKKEY_UNLOCKED (_EMU_LOCK_LOCKKEY_UNLOCKED << 0)
00103 #define EMU_LOCK_LOCKKEY_LOCKED (_EMU_LOCK_LOCKKEY_LOCKED << 0)
00104 #define EMU_LOCK_LOCKKEY_UNLOCK (_EMU_LOCK_LOCKKEY_UNLOCK << 0)
00106
00107 #define _EMU_AUXCTRL_RESETVALUE 0x00000000UL
00108 #define _EMU_AUXCTRL_MASK 0x00000101UL
00109 #define EMU_AUXCTRL_HRCCLR (0x1UL << 0)
00110 #define _EMU_AUXCTRL_HRCCLR_SHIFT 0
00111 #define _EMU_AUXCTRL_HRCCLR_MASK 0x1UL
00112 #define _EMU_AUXCTRL_HRCCLR_DEFAULT 0x00000000UL
00113 #define EMU_AUXCTRL_HRCCLR_DEFAULT (_EMU_AUXCTRL_HRCCLR_DEFAULT << 0)
00114 #define EMU_AUXCTRL_REDLFXOBOOST (0x1UL << 8)
00115 #define _EMU_AUXCTRL_REDLFXOBOOST_SHIFT 8
00116 #define _EMU_AUXCTRL_REDLFXOBOOST_MASK 0x100UL
00117 #define _EMU_AUXCTRL_REDLFXOBOOST_DEFAULT 0x00000000UL
00118 #define EMU_AUXCTRL_REDLFXOBOOST_DEFAULT (_EMU_AUXCTRL_REDLFXOBOOST_DEFAULT << 8)
00120
00121 #define _EMU_EM4CONF_RESETVALUE 0x00000000UL
00122 #define _EMU_EM4CONF_MASK 0x0001001FUL
00123 #define EMU_EM4CONF_VREGEN (0x1UL << 0)
00124 #define _EMU_EM4CONF_VREGEN_SHIFT 0
00125 #define _EMU_EM4CONF_VREGEN_MASK 0x1UL
00126 #define _EMU_EM4CONF_VREGEN_DEFAULT 0x00000000UL
00127 #define EMU_EM4CONF_VREGEN_DEFAULT (_EMU_EM4CONF_VREGEN_DEFAULT << 0)
00128 #define EMU_EM4CONF_BURTCWU (0x1UL << 1)
00129 #define _EMU_EM4CONF_BURTCWU_SHIFT 1
00130 #define _EMU_EM4CONF_BURTCWU_MASK 0x2UL
00131 #define _EMU_EM4CONF_BURTCWU_DEFAULT 0x00000000UL
00132 #define EMU_EM4CONF_BURTCWU_DEFAULT (_EMU_EM4CONF_BURTCWU_DEFAULT << 1)
00133 #define _EMU_EM4CONF_OSC_SHIFT 2
00134 #define _EMU_EM4CONF_OSC_MASK 0xCUL
00135 #define _EMU_EM4CONF_OSC_DEFAULT 0x00000000UL
00136 #define _EMU_EM4CONF_OSC_ULFRCO 0x00000000UL
00137 #define _EMU_EM4CONF_OSC_LFRCO 0x00000001UL
00138 #define _EMU_EM4CONF_OSC_LFXO 0x00000002UL
00139 #define EMU_EM4CONF_OSC_DEFAULT (_EMU_EM4CONF_OSC_DEFAULT << 2)
00140 #define EMU_EM4CONF_OSC_ULFRCO (_EMU_EM4CONF_OSC_ULFRCO << 2)
00141 #define EMU_EM4CONF_OSC_LFRCO (_EMU_EM4CONF_OSC_LFRCO << 2)
00142 #define EMU_EM4CONF_OSC_LFXO (_EMU_EM4CONF_OSC_LFXO << 2)
00143 #define EMU_EM4CONF_BUBODRSTDIS (0x1UL << 4)
00144 #define _EMU_EM4CONF_BUBODRSTDIS_SHIFT 4
00145 #define _EMU_EM4CONF_BUBODRSTDIS_MASK 0x10UL
00146 #define _EMU_EM4CONF_BUBODRSTDIS_DEFAULT 0x00000000UL
00147 #define EMU_EM4CONF_BUBODRSTDIS_DEFAULT (_EMU_EM4CONF_BUBODRSTDIS_DEFAULT << 4)
00148 #define EMU_EM4CONF_LOCKCONF (0x1UL << 16)
00149 #define _EMU_EM4CONF_LOCKCONF_SHIFT 16
00150 #define _EMU_EM4CONF_LOCKCONF_MASK 0x10000UL
00151 #define _EMU_EM4CONF_LOCKCONF_DEFAULT 0x00000000UL
00152 #define EMU_EM4CONF_LOCKCONF_DEFAULT (_EMU_EM4CONF_LOCKCONF_DEFAULT << 16)
00154
00155 #define _EMU_BUCTRL_RESETVALUE 0x00000000UL
00156 #define _EMU_BUCTRL_MASK 0x00000067UL
00157 #define EMU_BUCTRL_EN (0x1UL << 0)
00158 #define _EMU_BUCTRL_EN_SHIFT 0
00159 #define _EMU_BUCTRL_EN_MASK 0x1UL
00160 #define _EMU_BUCTRL_EN_DEFAULT 0x00000000UL
00161 #define EMU_BUCTRL_EN_DEFAULT (_EMU_BUCTRL_EN_DEFAULT << 0)
00162 #define EMU_BUCTRL_STATEN (0x1UL << 1)
00163 #define _EMU_BUCTRL_STATEN_SHIFT 1
00164 #define _EMU_BUCTRL_STATEN_MASK 0x2UL
00165 #define _EMU_BUCTRL_STATEN_DEFAULT 0x00000000UL
00166 #define EMU_BUCTRL_STATEN_DEFAULT (_EMU_BUCTRL_STATEN_DEFAULT << 1)
00167 #define EMU_BUCTRL_BODCAL (0x1UL << 2)
00168 #define _EMU_BUCTRL_BODCAL_SHIFT 2
00169 #define _EMU_BUCTRL_BODCAL_MASK 0x4UL
00170 #define _EMU_BUCTRL_BODCAL_DEFAULT 0x00000000UL
00171 #define EMU_BUCTRL_BODCAL_DEFAULT (_EMU_BUCTRL_BODCAL_DEFAULT << 2)
00172 #define _EMU_BUCTRL_PROBE_SHIFT 5
00173 #define _EMU_BUCTRL_PROBE_MASK 0x60UL
00174 #define _EMU_BUCTRL_PROBE_DEFAULT 0x00000000UL
00175 #define _EMU_BUCTRL_PROBE_DISABLE 0x00000000UL
00176 #define _EMU_BUCTRL_PROBE_VDDDREG 0x00000001UL
00177 #define _EMU_BUCTRL_PROBE_BUIN 0x00000002UL
00178 #define _EMU_BUCTRL_PROBE_BUOUT 0x00000003UL
00179 #define EMU_BUCTRL_PROBE_DEFAULT (_EMU_BUCTRL_PROBE_DEFAULT << 5)
00180 #define EMU_BUCTRL_PROBE_DISABLE (_EMU_BUCTRL_PROBE_DISABLE << 5)
00181 #define EMU_BUCTRL_PROBE_VDDDREG (_EMU_BUCTRL_PROBE_VDDDREG << 5)
00182 #define EMU_BUCTRL_PROBE_BUIN (_EMU_BUCTRL_PROBE_BUIN << 5)
00183 #define EMU_BUCTRL_PROBE_BUOUT (_EMU_BUCTRL_PROBE_BUOUT << 5)
00185
00186 #define _EMU_PWRCONF_RESETVALUE 0x00000000UL
00187 #define _EMU_PWRCONF_MASK 0x0000001FUL
00188 #define EMU_PWRCONF_VOUTWEAK (0x1UL << 0)
00189 #define _EMU_PWRCONF_VOUTWEAK_SHIFT 0
00190 #define _EMU_PWRCONF_VOUTWEAK_MASK 0x1UL
00191 #define _EMU_PWRCONF_VOUTWEAK_DEFAULT 0x00000000UL
00192 #define EMU_PWRCONF_VOUTWEAK_DEFAULT (_EMU_PWRCONF_VOUTWEAK_DEFAULT << 0)
00193 #define EMU_PWRCONF_VOUTMED (0x1UL << 1)
00194 #define _EMU_PWRCONF_VOUTMED_SHIFT 1
00195 #define _EMU_PWRCONF_VOUTMED_MASK 0x2UL
00196 #define _EMU_PWRCONF_VOUTMED_DEFAULT 0x00000000UL
00197 #define EMU_PWRCONF_VOUTMED_DEFAULT (_EMU_PWRCONF_VOUTMED_DEFAULT << 1)
00198 #define EMU_PWRCONF_VOUTSTRONG (0x1UL << 2)
00199 #define _EMU_PWRCONF_VOUTSTRONG_SHIFT 2
00200 #define _EMU_PWRCONF_VOUTSTRONG_MASK 0x4UL
00201 #define _EMU_PWRCONF_VOUTSTRONG_DEFAULT 0x00000000UL
00202 #define EMU_PWRCONF_VOUTSTRONG_DEFAULT (_EMU_PWRCONF_VOUTSTRONG_DEFAULT << 2)
00203 #define _EMU_PWRCONF_PWRRES_SHIFT 3
00204 #define _EMU_PWRCONF_PWRRES_MASK 0x18UL
00205 #define _EMU_PWRCONF_PWRRES_DEFAULT 0x00000000UL
00206 #define _EMU_PWRCONF_PWRRES_RES0 0x00000000UL
00207 #define _EMU_PWRCONF_PWRRES_RES1 0x00000001UL
00208 #define _EMU_PWRCONF_PWRRES_RES2 0x00000002UL
00209 #define _EMU_PWRCONF_PWRRES_RES3 0x00000003UL
00210 #define EMU_PWRCONF_PWRRES_DEFAULT (_EMU_PWRCONF_PWRRES_DEFAULT << 3)
00211 #define EMU_PWRCONF_PWRRES_RES0 (_EMU_PWRCONF_PWRRES_RES0 << 3)
00212 #define EMU_PWRCONF_PWRRES_RES1 (_EMU_PWRCONF_PWRRES_RES1 << 3)
00213 #define EMU_PWRCONF_PWRRES_RES2 (_EMU_PWRCONF_PWRRES_RES2 << 3)
00214 #define EMU_PWRCONF_PWRRES_RES3 (_EMU_PWRCONF_PWRRES_RES3 << 3)
00216
00217 #define _EMU_BUINACT_RESETVALUE 0x0000000BUL
00218 #define _EMU_BUINACT_MASK 0x0000007FUL
00219 #define _EMU_BUINACT_BUENTHRES_SHIFT 0
00220 #define _EMU_BUINACT_BUENTHRES_MASK 0x7UL
00221 #define _EMU_BUINACT_BUENTHRES_DEFAULT 0x00000003UL
00222 #define EMU_BUINACT_BUENTHRES_DEFAULT (_EMU_BUINACT_BUENTHRES_DEFAULT << 0)
00223 #define _EMU_BUINACT_BUENRANGE_SHIFT 3
00224 #define _EMU_BUINACT_BUENRANGE_MASK 0x18UL
00225 #define _EMU_BUINACT_BUENRANGE_DEFAULT 0x00000001UL
00226 #define EMU_BUINACT_BUENRANGE_DEFAULT (_EMU_BUINACT_BUENRANGE_DEFAULT << 3)
00227 #define _EMU_BUINACT_PWRCON_SHIFT 5
00228 #define _EMU_BUINACT_PWRCON_MASK 0x60UL
00229 #define _EMU_BUINACT_PWRCON_DEFAULT 0x00000000UL
00230 #define _EMU_BUINACT_PWRCON_NONE 0x00000000UL
00231 #define _EMU_BUINACT_PWRCON_BUMAIN 0x00000001UL
00232 #define _EMU_BUINACT_PWRCON_MAINBU 0x00000002UL
00233 #define _EMU_BUINACT_PWRCON_NODIODE 0x00000003UL
00234 #define EMU_BUINACT_PWRCON_DEFAULT (_EMU_BUINACT_PWRCON_DEFAULT << 5)
00235 #define EMU_BUINACT_PWRCON_NONE (_EMU_BUINACT_PWRCON_NONE << 5)
00236 #define EMU_BUINACT_PWRCON_BUMAIN (_EMU_BUINACT_PWRCON_BUMAIN << 5)
00237 #define EMU_BUINACT_PWRCON_MAINBU (_EMU_BUINACT_PWRCON_MAINBU << 5)
00238 #define EMU_BUINACT_PWRCON_NODIODE (_EMU_BUINACT_PWRCON_NODIODE << 5)
00240
00241 #define _EMU_BUACT_RESETVALUE 0x0000000BUL
00242 #define _EMU_BUACT_MASK 0x0000007FUL
00243 #define _EMU_BUACT_BUEXTHRES_SHIFT 0
00244 #define _EMU_BUACT_BUEXTHRES_MASK 0x7UL
00245 #define _EMU_BUACT_BUEXTHRES_DEFAULT 0x00000003UL
00246 #define EMU_BUACT_BUEXTHRES_DEFAULT (_EMU_BUACT_BUEXTHRES_DEFAULT << 0)
00247 #define _EMU_BUACT_BUEXRANGE_SHIFT 3
00248 #define _EMU_BUACT_BUEXRANGE_MASK 0x18UL
00249 #define _EMU_BUACT_BUEXRANGE_DEFAULT 0x00000001UL
00250 #define EMU_BUACT_BUEXRANGE_DEFAULT (_EMU_BUACT_BUEXRANGE_DEFAULT << 3)
00251 #define _EMU_BUACT_PWRCON_SHIFT 5
00252 #define _EMU_BUACT_PWRCON_MASK 0x60UL
00253 #define _EMU_BUACT_PWRCON_DEFAULT 0x00000000UL
00254 #define _EMU_BUACT_PWRCON_NONE 0x00000000UL
00255 #define _EMU_BUACT_PWRCON_BUMAIN 0x00000001UL
00256 #define _EMU_BUACT_PWRCON_MAINBU 0x00000002UL
00257 #define _EMU_BUACT_PWRCON_NODIODE 0x00000003UL
00258 #define EMU_BUACT_PWRCON_DEFAULT (_EMU_BUACT_PWRCON_DEFAULT << 5)
00259 #define EMU_BUACT_PWRCON_NONE (_EMU_BUACT_PWRCON_NONE << 5)
00260 #define EMU_BUACT_PWRCON_BUMAIN (_EMU_BUACT_PWRCON_BUMAIN << 5)
00261 #define EMU_BUACT_PWRCON_MAINBU (_EMU_BUACT_PWRCON_MAINBU << 5)
00262 #define EMU_BUACT_PWRCON_NODIODE (_EMU_BUACT_PWRCON_NODIODE << 5)
00264
00265 #define _EMU_STATUS_RESETVALUE 0x00000000UL
00266 #define _EMU_STATUS_MASK 0x00000001UL
00267 #define EMU_STATUS_BURDY (0x1UL << 0)
00268 #define _EMU_STATUS_BURDY_SHIFT 0
00269 #define _EMU_STATUS_BURDY_MASK 0x1UL
00270 #define _EMU_STATUS_BURDY_DEFAULT 0x00000000UL
00271 #define EMU_STATUS_BURDY_DEFAULT (_EMU_STATUS_BURDY_DEFAULT << 0)
00273
00274 #define _EMU_ROUTE_RESETVALUE 0x00000001UL
00275 #define _EMU_ROUTE_MASK 0x00000001UL
00276 #define EMU_ROUTE_BUVINPEN (0x1UL << 0)
00277 #define _EMU_ROUTE_BUVINPEN_SHIFT 0
00278 #define _EMU_ROUTE_BUVINPEN_MASK 0x1UL
00279 #define _EMU_ROUTE_BUVINPEN_DEFAULT 0x00000001UL
00280 #define EMU_ROUTE_BUVINPEN_DEFAULT (_EMU_ROUTE_BUVINPEN_DEFAULT << 0)
00282
00283 #define _EMU_IF_RESETVALUE 0x00000000UL
00284 #define _EMU_IF_MASK 0x00000001UL
00285 #define EMU_IF_BURDY (0x1UL << 0)
00286 #define _EMU_IF_BURDY_SHIFT 0
00287 #define _EMU_IF_BURDY_MASK 0x1UL
00288 #define _EMU_IF_BURDY_DEFAULT 0x00000000UL
00289 #define EMU_IF_BURDY_DEFAULT (_EMU_IF_BURDY_DEFAULT << 0)
00291
00292 #define _EMU_IFS_RESETVALUE 0x00000000UL
00293 #define _EMU_IFS_MASK 0x00000001UL
00294 #define EMU_IFS_BURDY (0x1UL << 0)
00295 #define _EMU_IFS_BURDY_SHIFT 0
00296 #define _EMU_IFS_BURDY_MASK 0x1UL
00297 #define _EMU_IFS_BURDY_DEFAULT 0x00000000UL
00298 #define EMU_IFS_BURDY_DEFAULT (_EMU_IFS_BURDY_DEFAULT << 0)
00300
00301 #define _EMU_IFC_RESETVALUE 0x00000000UL
00302 #define _EMU_IFC_MASK 0x00000001UL
00303 #define EMU_IFC_BURDY (0x1UL << 0)
00304 #define _EMU_IFC_BURDY_SHIFT 0
00305 #define _EMU_IFC_BURDY_MASK 0x1UL
00306 #define _EMU_IFC_BURDY_DEFAULT 0x00000000UL
00307 #define EMU_IFC_BURDY_DEFAULT (_EMU_IFC_BURDY_DEFAULT << 0)
00309
00310 #define _EMU_IEN_RESETVALUE 0x00000000UL
00311 #define _EMU_IEN_MASK 0x00000001UL
00312 #define EMU_IEN_BURDY (0x1UL << 0)
00313 #define _EMU_IEN_BURDY_SHIFT 0
00314 #define _EMU_IEN_BURDY_MASK 0x1UL
00315 #define _EMU_IEN_BURDY_DEFAULT 0x00000000UL
00316 #define EMU_IEN_BURDY_DEFAULT (_EMU_IEN_BURDY_DEFAULT << 0)
00318
00319 #define _EMU_BUBODBUVINCAL_RESETVALUE 0x0000000BUL
00320 #define _EMU_BUBODBUVINCAL_MASK 0x0000001FUL
00321 #define _EMU_BUBODBUVINCAL_THRES_SHIFT 0
00322 #define _EMU_BUBODBUVINCAL_THRES_MASK 0x7UL
00323 #define _EMU_BUBODBUVINCAL_THRES_DEFAULT 0x00000003UL
00324 #define EMU_BUBODBUVINCAL_THRES_DEFAULT (_EMU_BUBODBUVINCAL_THRES_DEFAULT << 0)
00325 #define _EMU_BUBODBUVINCAL_RANGE_SHIFT 3
00326 #define _EMU_BUBODBUVINCAL_RANGE_MASK 0x18UL
00327 #define _EMU_BUBODBUVINCAL_RANGE_DEFAULT 0x00000001UL
00328 #define EMU_BUBODBUVINCAL_RANGE_DEFAULT (_EMU_BUBODBUVINCAL_RANGE_DEFAULT << 3)
00330
00331 #define _EMU_BUBODUNREGCAL_RESETVALUE 0x0000000BUL
00332 #define _EMU_BUBODUNREGCAL_MASK 0x0000001FUL
00333 #define _EMU_BUBODUNREGCAL_THRES_SHIFT 0
00334 #define _EMU_BUBODUNREGCAL_THRES_MASK 0x7UL
00335 #define _EMU_BUBODUNREGCAL_THRES_DEFAULT 0x00000003UL
00336 #define EMU_BUBODUNREGCAL_THRES_DEFAULT (_EMU_BUBODUNREGCAL_THRES_DEFAULT << 0)
00337 #define _EMU_BUBODUNREGCAL_RANGE_SHIFT 3
00338 #define _EMU_BUBODUNREGCAL_RANGE_MASK 0x18UL
00339 #define _EMU_BUBODUNREGCAL_RANGE_DEFAULT 0x00000001UL
00340 #define EMU_BUBODUNREGCAL_RANGE_DEFAULT (_EMU_BUBODUNREGCAL_RANGE_DEFAULT << 3)