![]() |
S32 SDK
|
Modules | |
QuadSPI Register Masks | |
Data Structures | |
struct | QuadSPI_Type |
Macros | |
#define | QuadSPI_RBDR_COUNT 32u |
#define | QuadSPI_LUT_COUNT 64u |
#define | QuadSPI_INSTANCE_COUNT (1u) |
#define | QuadSPI_BASE (0x40076000u) |
#define | QuadSPI ((QuadSPI_Type *)QuadSPI_BASE) |
#define | QuadSPI_BASE_ADDRS { QuadSPI_BASE } |
#define | QuadSPI_BASE_PTRS { QuadSPI } |
#define | QuadSPI_IRQS_ARR_COUNT (1u) |
#define | QuadSPI_IRQS_CH_COUNT (1u) |
#define | QuadSPI_IRQS { QSPI_IRQn } |
Typedefs | |
typedef struct QuadSPI_Type * | QuadSPI_MemMapPtr |
#define QuadSPI ((QuadSPI_Type *)QuadSPI_BASE) |
#define QuadSPI_BASE (0x40076000u) |
#define QuadSPI_BASE_ADDRS { QuadSPI_BASE } |
#define QuadSPI_BASE_PTRS { QuadSPI } |
#define QuadSPI_INSTANCE_COUNT (1u) |
#define QuadSPI_IRQS { QSPI_IRQn } |
#define QuadSPI_IRQS_ARR_COUNT (1u) |
#define QuadSPI_IRQS_CH_COUNT (1u) |
#define QuadSPI_RBDR_COUNT 32u |
typedef struct QuadSPI_Type * QuadSPI_MemMapPtr |