![]() |
S32 SDK
|
#define QuadSPI_BFGENCR_SEQID | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_BFGENCR_SEQID_SHIFT))&QuadSPI_BFGENCR_SEQID_MASK) |
#define QuadSPI_BUF0CR_ADATSZ | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_BUF0CR_ADATSZ_SHIFT))&QuadSPI_BUF0CR_ADATSZ_MASK) |
#define QuadSPI_BUF0CR_HP_EN | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_BUF0CR_HP_EN_SHIFT))&QuadSPI_BUF0CR_HP_EN_MASK) |
#define QuadSPI_BUF0CR_MSTRID | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_BUF0CR_MSTRID_SHIFT))&QuadSPI_BUF0CR_MSTRID_MASK) |
#define QuadSPI_BUF0IND_TPINDX0 | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_BUF0IND_TPINDX0_SHIFT))&QuadSPI_BUF0IND_TPINDX0_MASK) |
#define QuadSPI_BUF1CR_ADATSZ | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_BUF1CR_ADATSZ_SHIFT))&QuadSPI_BUF1CR_ADATSZ_MASK) |
#define QuadSPI_BUF1CR_MSTRID | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_BUF1CR_MSTRID_SHIFT))&QuadSPI_BUF1CR_MSTRID_MASK) |
#define QuadSPI_BUF1IND_TPINDX1 | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_BUF1IND_TPINDX1_SHIFT))&QuadSPI_BUF1IND_TPINDX1_MASK) |
#define QuadSPI_BUF2CR_ADATSZ | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_BUF2CR_ADATSZ_SHIFT))&QuadSPI_BUF2CR_ADATSZ_MASK) |
#define QuadSPI_BUF2CR_MSTRID | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_BUF2CR_MSTRID_SHIFT))&QuadSPI_BUF2CR_MSTRID_MASK) |
#define QuadSPI_BUF2IND_TPINDX2 | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_BUF2IND_TPINDX2_SHIFT))&QuadSPI_BUF2IND_TPINDX2_MASK) |
#define QuadSPI_BUF3CR_ADATSZ | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_BUF3CR_ADATSZ_SHIFT))&QuadSPI_BUF3CR_ADATSZ_MASK) |
#define QuadSPI_BUF3CR_ALLMST | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_BUF3CR_ALLMST_SHIFT))&QuadSPI_BUF3CR_ALLMST_MASK) |
#define QuadSPI_BUF3CR_MSTRID | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_BUF3CR_MSTRID_SHIFT))&QuadSPI_BUF3CR_MSTRID_MASK) |
#define QuadSPI_FLSHCR_TCSH | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_FLSHCR_TCSH_SHIFT))&QuadSPI_FLSHCR_TCSH_MASK) |
#define QuadSPI_FLSHCR_TCSS | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_FLSHCR_TCSS_SHIFT))&QuadSPI_FLSHCR_TCSS_MASK) |
#define QuadSPI_FLSHCR_TDH | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_FLSHCR_TDH_SHIFT))&QuadSPI_FLSHCR_TDH_MASK) |
#define QuadSPI_FR_ABOF | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_FR_ABOF_SHIFT))&QuadSPI_FR_ABOF_MASK) |
#define QuadSPI_FR_ABSEF | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_FR_ABSEF_SHIFT))&QuadSPI_FR_ABSEF_MASK) |
#define QuadSPI_FR_AIBSEF | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_FR_AIBSEF_SHIFT))&QuadSPI_FR_AIBSEF_MASK) |
#define QuadSPI_FR_AITEF | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_FR_AITEF_SHIFT))&QuadSPI_FR_AITEF_MASK) |
#define QuadSPI_FR_ILLINE | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_FR_ILLINE_SHIFT))&QuadSPI_FR_ILLINE_MASK) |
#define QuadSPI_FR_IPAEF | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_FR_IPAEF_SHIFT))&QuadSPI_FR_IPAEF_MASK) |
#define QuadSPI_FR_IPGEF | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_FR_IPGEF_SHIFT))&QuadSPI_FR_IPGEF_MASK) |
#define QuadSPI_FR_IPIEF | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_FR_IPIEF_SHIFT))&QuadSPI_FR_IPIEF_MASK) |
#define QuadSPI_FR_RBDF | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_FR_RBDF_SHIFT))&QuadSPI_FR_RBDF_MASK) |
#define QuadSPI_FR_RBOF | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_FR_RBOF_SHIFT))&QuadSPI_FR_RBOF_MASK) |
#define QuadSPI_FR_TBFF | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_FR_TBFF_SHIFT))&QuadSPI_FR_TBFF_MASK) |
#define QuadSPI_FR_TBUF | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_FR_TBUF_SHIFT))&QuadSPI_FR_TBUF_MASK) |
#define QuadSPI_FR_TFF | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_FR_TFF_SHIFT))&QuadSPI_FR_TFF_MASK) |
#define QuadSPI_IPCR_IDATSZ | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_IPCR_IDATSZ_SHIFT))&QuadSPI_IPCR_IDATSZ_MASK) |
#define QuadSPI_IPCR_SEQID | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_IPCR_SEQID_SHIFT))&QuadSPI_IPCR_SEQID_MASK) |
#define QuadSPI_LCKCR_LOCK | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_LCKCR_LOCK_SHIFT))&QuadSPI_LCKCR_LOCK_MASK) |
#define QuadSPI_LCKCR_UNLOCK | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_LCKCR_UNLOCK_SHIFT))&QuadSPI_LCKCR_UNLOCK_MASK) |
#define QuadSPI_LUT_INSTR0 | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_LUT_INSTR0_SHIFT))&QuadSPI_LUT_INSTR0_MASK) |
#define QuadSPI_LUT_INSTR1 | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_LUT_INSTR1_SHIFT))&QuadSPI_LUT_INSTR1_MASK) |
#define QuadSPI_LUT_OPRND0 | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_LUT_OPRND0_SHIFT))&QuadSPI_LUT_OPRND0_MASK) |
#define QuadSPI_LUT_OPRND1 | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_LUT_OPRND1_SHIFT))&QuadSPI_LUT_OPRND1_MASK) |
#define QuadSPI_LUT_PAD0 | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_LUT_PAD0_SHIFT))&QuadSPI_LUT_PAD0_MASK) |
#define QuadSPI_LUT_PAD1 | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_LUT_PAD1_SHIFT))&QuadSPI_LUT_PAD1_MASK) |
#define QuadSPI_LUTKEY_KEY | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_LUTKEY_KEY_SHIFT))&QuadSPI_LUTKEY_KEY_MASK) |
#define QuadSPI_MCR_CLR_RXF | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_MCR_CLR_RXF_SHIFT))&QuadSPI_MCR_CLR_RXF_MASK) |
#define QuadSPI_MCR_CLR_TXF | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_MCR_CLR_TXF_SHIFT))&QuadSPI_MCR_CLR_TXF_MASK) |
#define QuadSPI_MCR_DDR_EN | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_MCR_DDR_EN_SHIFT))&QuadSPI_MCR_DDR_EN_MASK) |
#define QuadSPI_MCR_DOZE | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_MCR_DOZE_SHIFT))&QuadSPI_MCR_DOZE_MASK) |
#define QuadSPI_MCR_DQS_EN | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_MCR_DQS_EN_SHIFT))&QuadSPI_MCR_DQS_EN_MASK) |
#define QuadSPI_MCR_DQS_LAT_EN | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_MCR_DQS_LAT_EN_SHIFT))&QuadSPI_MCR_DQS_LAT_EN_MASK) |
#define QuadSPI_MCR_DQS_OUT_EN | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_MCR_DQS_OUT_EN_SHIFT))&QuadSPI_MCR_DQS_OUT_EN_MASK) |
#define QuadSPI_MCR_END_CFG | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_MCR_END_CFG_SHIFT))&QuadSPI_MCR_END_CFG_MASK) |
#define QuadSPI_MCR_ISD2FA | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_MCR_ISD2FA_SHIFT))&QuadSPI_MCR_ISD2FA_MASK) |
#define QuadSPI_MCR_ISD2FB | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_MCR_ISD2FB_SHIFT))&QuadSPI_MCR_ISD2FB_MASK) |
#define QuadSPI_MCR_ISD3FA | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_MCR_ISD3FA_SHIFT))&QuadSPI_MCR_ISD3FA_MASK) |
#define QuadSPI_MCR_ISD3FB | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_MCR_ISD3FB_SHIFT))&QuadSPI_MCR_ISD3FB_MASK) |
#define QuadSPI_MCR_MDIS | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_MCR_MDIS_SHIFT))&QuadSPI_MCR_MDIS_MASK) |
#define QuadSPI_MCR_SCLKCFG | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_MCR_SCLKCFG_SHIFT))&QuadSPI_MCR_SCLKCFG_MASK) |
#define QuadSPI_MCR_SWRSTHD | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_MCR_SWRSTHD_SHIFT))&QuadSPI_MCR_SWRSTHD_MASK) |
#define QuadSPI_MCR_SWRSTSD | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_MCR_SWRSTSD_SHIFT))&QuadSPI_MCR_SWRSTSD_MASK) |
#define QuadSPI_MCR_VAR_LAT_EN | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_MCR_VAR_LAT_EN_SHIFT))&QuadSPI_MCR_VAR_LAT_EN_MASK) |
#define QuadSPI_RBCT_RXBRD | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_RBCT_RXBRD_SHIFT))&QuadSPI_RBCT_RXBRD_MASK) |
#define QuadSPI_RBCT_WMRK | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_RBCT_WMRK_SHIFT))&QuadSPI_RBCT_WMRK_MASK) |
#define QuadSPI_RBDR_RXDATA | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_RBDR_RXDATA_SHIFT))&QuadSPI_RBDR_RXDATA_MASK) |
#define QuadSPI_RBSR_RDBFL | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_RBSR_RDBFL_SHIFT))&QuadSPI_RBSR_RDBFL_MASK) |
#define QuadSPI_RBSR_RDCTR | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_RBSR_RDCTR_SHIFT))&QuadSPI_RBSR_RDCTR_MASK) |
#define QuadSPI_RSER_ABOIE | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_RSER_ABOIE_SHIFT))&QuadSPI_RSER_ABOIE_MASK) |
#define QuadSPI_RSER_ABSEIE | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_RSER_ABSEIE_SHIFT))&QuadSPI_RSER_ABSEIE_MASK) |
#define QuadSPI_RSER_AIBSIE | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_RSER_AIBSIE_SHIFT))&QuadSPI_RSER_AIBSIE_MASK) |
#define QuadSPI_RSER_AITIE | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_RSER_AITIE_SHIFT))&QuadSPI_RSER_AITIE_MASK) |
#define QuadSPI_RSER_ILLINIE | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_RSER_ILLINIE_SHIFT))&QuadSPI_RSER_ILLINIE_MASK) |
#define QuadSPI_RSER_IPAEIE | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_RSER_IPAEIE_SHIFT))&QuadSPI_RSER_IPAEIE_MASK) |
#define QuadSPI_RSER_IPGEIE | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_RSER_IPGEIE_SHIFT))&QuadSPI_RSER_IPGEIE_MASK) |
#define QuadSPI_RSER_IPIEIE | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_RSER_IPIEIE_SHIFT))&QuadSPI_RSER_IPIEIE_MASK) |
#define QuadSPI_RSER_RBDDE | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_RSER_RBDDE_SHIFT))&QuadSPI_RSER_RBDDE_MASK) |
#define QuadSPI_RSER_RBDIE | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_RSER_RBDIE_SHIFT))&QuadSPI_RSER_RBDIE_MASK) |
#define QuadSPI_RSER_RBOIE | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_RSER_RBOIE_SHIFT))&QuadSPI_RSER_RBOIE_MASK) |
#define QuadSPI_RSER_TBFDE | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_RSER_TBFDE_SHIFT))&QuadSPI_RSER_TBFDE_MASK) |
#define QuadSPI_RSER_TBFIE | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_RSER_TBFIE_SHIFT))&QuadSPI_RSER_TBFIE_MASK) |
#define QuadSPI_RSER_TBUIE | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_RSER_TBUIE_SHIFT))&QuadSPI_RSER_TBUIE_MASK) |
#define QuadSPI_RSER_TFIE | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_RSER_TFIE_SHIFT))&QuadSPI_RSER_TFIE_MASK) |
#define QuadSPI_SFA1AD_TPADA1 | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SFA1AD_TPADA1_SHIFT))&QuadSPI_SFA1AD_TPADA1_MASK) |
#define QuadSPI_SFA2AD_TPADA2 | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SFA2AD_TPADA2_SHIFT))&QuadSPI_SFA2AD_TPADA2_MASK) |
#define QuadSPI_SFACR_CAS | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SFACR_CAS_SHIFT))&QuadSPI_SFACR_CAS_MASK) |
#define QuadSPI_SFACR_WA | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SFACR_WA_SHIFT))&QuadSPI_SFACR_WA_MASK) |
#define QuadSPI_SFAR_SFADR | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SFAR_SFADR_SHIFT))&QuadSPI_SFAR_SFADR_MASK) |
#define QuadSPI_SFB1AD_TPADB1 | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SFB1AD_TPADB1_SHIFT))&QuadSPI_SFB1AD_TPADB1_MASK) |
#define QuadSPI_SFB2AD_TPADB2 | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SFB2AD_TPADB2_SHIFT))&QuadSPI_SFB2AD_TPADB2_MASK) |
#define QuadSPI_SMPR_FSDLY | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SMPR_FSDLY_SHIFT))&QuadSPI_SMPR_FSDLY_MASK) |
#define QuadSPI_SMPR_FSPHS | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SMPR_FSPHS_SHIFT))&QuadSPI_SMPR_FSPHS_MASK) |
#define QuadSPI_SOCCR_SOCCFG | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SOCCR_SOCCFG_SHIFT))&QuadSPI_SOCCR_SOCCFG_MASK) |
#define QuadSPI_SPNDST_DATLFT | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SPNDST_DATLFT_SHIFT))&QuadSPI_SPNDST_DATLFT_MASK) |
#define QuadSPI_SPNDST_SPDBUF | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SPNDST_SPDBUF_SHIFT))&QuadSPI_SPNDST_SPDBUF_MASK) |
#define QuadSPI_SPNDST_SUSPND | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SPNDST_SUSPND_SHIFT))&QuadSPI_SPNDST_SUSPND_MASK) |
#define QuadSPI_SPTRCLR_BFPTRC | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SPTRCLR_BFPTRC_SHIFT))&QuadSPI_SPTRCLR_BFPTRC_MASK) |
#define QuadSPI_SPTRCLR_IPPTRC | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SPTRCLR_IPPTRC_SHIFT))&QuadSPI_SPTRCLR_IPPTRC_MASK) |
#define QuadSPI_SR_AHB0FUL | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SR_AHB0FUL_SHIFT))&QuadSPI_SR_AHB0FUL_MASK) |
#define QuadSPI_SR_AHB0NE | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SR_AHB0NE_SHIFT))&QuadSPI_SR_AHB0NE_MASK) |
#define QuadSPI_SR_AHB1FUL | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SR_AHB1FUL_SHIFT))&QuadSPI_SR_AHB1FUL_MASK) |
#define QuadSPI_SR_AHB1NE | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SR_AHB1NE_SHIFT))&QuadSPI_SR_AHB1NE_MASK) |
#define QuadSPI_SR_AHB2FUL | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SR_AHB2FUL_SHIFT))&QuadSPI_SR_AHB2FUL_MASK) |
#define QuadSPI_SR_AHB2NE | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SR_AHB2NE_SHIFT))&QuadSPI_SR_AHB2NE_MASK) |
#define QuadSPI_SR_AHB3FUL | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SR_AHB3FUL_SHIFT))&QuadSPI_SR_AHB3FUL_MASK) |
#define QuadSPI_SR_AHB3NE | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SR_AHB3NE_SHIFT))&QuadSPI_SR_AHB3NE_MASK) |
#define QuadSPI_SR_AHB_ACC | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SR_AHB_ACC_SHIFT))&QuadSPI_SR_AHB_ACC_MASK) |
#define QuadSPI_SR_AHBGNT | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SR_AHBGNT_SHIFT))&QuadSPI_SR_AHBGNT_MASK) |
#define QuadSPI_SR_AHBTRN | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SR_AHBTRN_SHIFT))&QuadSPI_SR_AHBTRN_MASK) |
#define QuadSPI_SR_BUSY | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SR_BUSY_SHIFT))&QuadSPI_SR_BUSY_MASK) |
#define QuadSPI_SR_IP_ACC | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SR_IP_ACC_SHIFT))&QuadSPI_SR_IP_ACC_MASK) |
#define QuadSPI_SR_RXDMA | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SR_RXDMA_SHIFT))&QuadSPI_SR_RXDMA_MASK) |
#define QuadSPI_SR_RXFULL | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SR_RXFULL_SHIFT))&QuadSPI_SR_RXFULL_MASK) |
#define QuadSPI_SR_RXWE | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SR_RXWE_SHIFT))&QuadSPI_SR_RXWE_MASK) |
#define QuadSPI_SR_TXDMA | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SR_TXDMA_SHIFT))&QuadSPI_SR_TXDMA_MASK) |
#define QuadSPI_SR_TXEDA | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SR_TXEDA_SHIFT))&QuadSPI_SR_TXEDA_MASK) |
#define QuadSPI_SR_TXFULL | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SR_TXFULL_SHIFT))&QuadSPI_SR_TXFULL_MASK) |
#define QuadSPI_SR_TXWA | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_SR_TXWA_SHIFT))&QuadSPI_SR_TXWA_MASK) |
#define QuadSPI_TBCT_WMRK | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_TBCT_WMRK_SHIFT))&QuadSPI_TBCT_WMRK_MASK) |
#define QuadSPI_TBDR_TXDATA | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_TBDR_TXDATA_SHIFT))&QuadSPI_TBDR_TXDATA_MASK) |
#define QuadSPI_TBSR_TRBFL | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_TBSR_TRBFL_SHIFT))&QuadSPI_TBSR_TRBFL_MASK) |
#define QuadSPI_TBSR_TRCTR | ( | x | ) | (((uint32_t)(((uint32_t)(x))<<QuadSPI_TBSR_TRCTR_SHIFT))&QuadSPI_TBSR_TRCTR_MASK) |